


无杂散、2.1GHz、双环路小数 N 分频频率综合器

产品简述

MS72300 是一款双环路、小数 N 分频频率综合器，包含主环路和副环路锁相环。它具有频率分辨率高、输出频率切换快、相位噪声低的特点。主环路最大工作频率 2.1GHz，适合应用于无线通信系统中，副环路适合 500MHz 以下的频率应用。MS72300 采用三线高速串行接口，结合芯片环路带宽高、频率分辨率高的特性，允许直接对主环路外部 VCO 进行频率调制。该特性支持任何相位连续、恒定包络的调制方案，比如频率调制 (FM)、频移键控 (FSK)、最小频移键控 (MSK)、高斯最小频移键控 (GMSK)。



QFN24

主要特点

- 无杂散工作
- 最大工作频率：主环路 2.1GHz，副环路 0.5GHz
- 高频率分辨率：低于 100Hz
- 内部参考频率高，支持高环路带宽
- 输出频率切换快速：小于 100 μ s
- 主环路带宽内相位噪声 -91dBc/Hz@1800MHz
- 软件可编程掉电模式
- 高速串行接口：100Mbps
- 三线 SPI 接口
- 可编程参考频率分频比
- 鉴相器增益可配置，支持可编程的环路带宽
- 快速锁定功能进一步缩短捕获时间
- 片上晶体振荡电路
- 3V 内核电源电压
- 3V~5V 电荷泵电源电压


应用

- 通用 RF 系统
- 2.5G/3G 无线基础设施
- 宽带无线访问
- 低比特率无线遥测
- 仪器仪表
- L 波段接收机
- 卫星通信

产品规格分类

产品	封装形式	丝印名称
MS72300	QFN24	MS72300

管脚图




管脚说明

管脚编号	管脚名称	管脚属性	管脚描述
1	VCCecl/cml	-	主 ECL/CML 电源
2	Fvco_main	I	主 VCO 差分正输入端
3	$\overline{\text{Fvco_main}}$	I	主 VCO 差分负输入端
4	LD/PS_main	O	主环路可编程输出管脚：锁定检测或快速锁定使能。 该管脚使用鉴相器/电荷泵控制寄存器配置，当该寄存器对应位为 0 时作为锁定检测，此时集电极开路输出，低电平表示失锁，高阻表示锁定；当该寄存器对应位为 1 时作为快速锁定使能。
5	VCCcp_main	-	主电荷泵电源。
6	CPout_main	O	主电荷泵的输出。电荷泵/鉴相器的增益由鉴相器/电荷泵控制寄存器配置。
7	NC	-	无连接
8	Xtalacgnd/OSC	-/I	参考晶振交流地或外部晶体振荡器差分输入
9	XtalIn/OSC	I	参考晶振输入或外部晶体振荡器差分输入
10	Xtalout/NC	O/-	参考晶振输出或无连接
11	VCCxtal	-	晶振电源
12	GNDxtal	-	晶振地
13	LD/PS_aux	O	副环路可编程输出管脚：锁定检测或快速锁定使能。 该管脚使用鉴相器/电荷泵控制寄存器配置，当该寄存器为对应位 0 时，作为锁定检测，此时集电极开路输出，低电平表示失锁，高阻表示锁定；当该寄存器对应位为 1 时，作为快速锁定使能。
14	VCCcp_aux	-	副电荷泵电源。
15	CPout_aux	O	副电荷泵的输出。电荷泵/鉴相器的增益由鉴相器/电荷泵控制寄存器配置。
16	$\overline{\text{Fvco_aux}}$	I	副 VCO 差分负输入端
17	Fvco_aux	I	副 VCO 差分正输入端
18	VCCcml_aux	-	副 ECL/CML 电源。
19	VCCdigital	-	数字电源

管脚编号	管脚名称	管脚属性	管脚描述
20	Data	I	串行地址和数据输入管脚，地址在前，数据在后
21	$\overline{\text{CS}}$	I	低有效使能。地址和数据在 Clock 管脚上升沿加载到 Data 管脚。当 $\overline{\text{CS}}$ 为高时，数据被传送到地址指向的寄存器，之后的时钟沿被忽略。
22	Clock	I	时钟管脚。当 $\overline{\text{CS}}$ 为低时，寄存器地址和数据在时钟 Clock 上升沿被传送到寄存器（首先移送的是地址位）
23	Mod_in	I	可选的串行调制数据输入管脚。地址位之后是数据位
24	Mux_out	O	内部多路复用器输出管脚。可选择输出振荡器时钟、参考频率分批时钟、被分频的 VCO 时钟、串行数据或可测试信号。该引脚可以由综合器寄存器控制三态输出。

内部框图



极限参数

芯片使用中，任何超过极限参数的应用方式会对器件造成永久的损坏，芯片长时间处于极限工作状态可能会影响器件的可靠性。极限参数只是由一系列极端测试得出，并不代表芯片可以正常工作在此极限条件下。

参数	额定值	单位
最大模拟 RF 供电电压	3.6	V
最大数字供电电压	3.6	V
最大电荷泵供电电压	5.5	V
存储温度	-65 ~ +150	°C
工作温度	-40 ~ 125	°C
焊接温度（10 秒）	260	°C

推荐工作条件

参数	最小值	标准值	最大值	单位
模拟 RF 电源	2.7	3	3.3	V
晶体振荡电路电源	2.7	3	3.3	V
数字电源	2.7	3	3.3	V
电荷泵电源	2.7		5.25	V
工作温度	-40	25	125	°C

电气参数

除特殊说明，电源电压等于 3V，工作温度 25°C。


参数	符号	测试条件	最小	典型	最大	单位
功耗						
总功耗	P _{TOTAL}	电荷泵电流 200μA， 主副环路全打开，且都是 小数综合，f _{ref_main} = 20MHz，f _{ref_aux} = 1MHz		48		mW
		电荷泵电流 200μA， 副环路关闭，小数综合， f _{ref_main} = 20MHz		25.5		mW
掉电电流	I _{CC-PWDN}	3V 电荷泵		1.6		mA
		5V 电荷泵		2.0		mA
参考振荡器						
参考振荡器频率	f _{OSC}				50	MHz
振荡灵敏度 (作为缓冲器)	V _{OSC}	AC 耦合，单端	0.05		0.4	V _{pp}
频率偏移 VS. 电压	F _{SHIFT_SUPPLY}	2.7V ≤ V _{XTAL} ≤ 3.3V	-0.5		0.5	ppm
压控振荡器 VCO						
综合器工作频率	f _{VCO_MAIN}	正弦，-40℃ 到 125 ℃， 主环路	100 ¹		2100	MHz
	f _{VCO_AUX}	正弦，-40℃ 到 125 ℃， 副环路	100 ¹		500	MHz
RF 输入灵敏度	V _{VCO}	AC 耦合	50		350	mV _{peak}
RF 输入阻抗	Z _{VCO_IN}	单端		58-j70 @1200MHz		Ω
小数 N 分频频率 分辨率	f _{STEP_MAIN}		F _{ref_main} /2 ¹⁸ 或 F _{ref_main} /2 ¹⁰			Hz
	f _{STEP_AUX}		F _{ref_aux} /2 ¹⁰			Hz
噪声						
相位噪声底	P _{nf}	使用 25MHz 参考频率， 环路带宽内		-131 +20Log(N) ²		dBc/ Hz
鉴相器和电荷泵						
鉴相器工作频率	f _{ref_main}	-40℃ 到 125 ℃			25	MHz
	f _{ref_aux}	-40℃ 到 125 ℃			12.5	MHz
电荷泵供出电流	I _{CP-SOURCE}	V _{CP} = 0.5 V _{CCP}	100		800	μA

参数	符号	测试条件	最小	典型	最大	单位
电荷泵吸入电流	$I_{CP-SINK}$	$V_{CP} = 0.5 V_{CCCP}$	-100		-800	μA
电荷泵精度	$I_{CP_ACCURACY}$				± 25	%
电荷泵输出电压 线性范围	$I_{CP} \text{ VS. } V_{CP}$	$0.5 V \leq V_{CP} \leq (V_{CCCP} - 0.5 V)$	GND +400		V_{CCCP} -400	mV
电荷泵电流 VS. 温度	$I_{CP} \text{ VS. } T$	$V_{CP} = 0.5 V_{CCCP}$ -40°C 到 125 °C			5	%
电荷泵电流 VS. 电压	$I_{CP} \text{ VS. } V_{CP}$	$0.5 V \leq V_{CP} \leq (V_{CCCP} - 0.5 V)$			8	%
数字管脚						
高电平输入电压	V_{IH}		$0.7 \times V_{DIGITAL}$			V
低电平输入电压	V_{IL}				$0.3 \times V_{DIGITAL}$	V
高电平输出电压	V_{OH}	$I_{OH} = -2mA$	$V_{DIGITAL}$ -0.2			V
低电平输出电压	V_{OL}	$I_{OL} = +2mA$			GND + 0.2	V
时序-串行接口						
时钟频率	f_{CLOCK}	Clock 管脚			100	MHz
建立时间	t_{SU}	CLOCK 上升沿之前 Data 和 \overline{CS} 保持不变的时间	3			ns
保持时间	t_{HOLD}	CLOCK 上升沿之后 Data 和 \overline{CS} 保持不变的时间	1			ns

注：1. 最小的综合器频率是 $12 \times f_{OSC}$ ， f_{OSC} 是 X_{talin}/OSC 管脚的时钟频率。


2. N 是综合器分频比。

典型应用图



封装外形图


QFN24



符号	尺寸 (毫米)		
	最小	典型	最大
A	0.7	0.75	0.8
A1	0	0.02	0.05
A2	-	0.55	-
A3	0.203 REF		
b	0.2	0.25	0.3
D	4 BSC		
E	4 BSC		
e	0.5 BSC		
D2	2.6	2.7	2.8
E2	2.6	2.7	2.8
L	0.3	0.4	0.5
K	0.2 MIN		
aaa	0.1		
ccc	0.1		
eee	0.08		
bbb	0.1		
fff	0.1		

印章与包装规范

1. 印章内容介绍



产品型号：MS72300

生产批号：XXXXXXX

2. 印章规范要求

采用激光打印，整体居中且采用 Arial 字体。

3. 包装规范说明

型号	封装形式	只/卷	卷/盒	只/盒	盒/箱	只/箱
MS72300	QFN24	4000	1	4000	8	32000

声明

- 瑞盟保留说明书的更改权，恕不另行通知！客户在下单前应获取最新版本资料，并验证相关信息是否完整。
- 在使用瑞盟产品进行系统设计和整机制造时，买方有责任遵守安全标准并采取相应的安全措施，以避免潜在失败风险可能造成的人身伤害或财产损失！
- 产品提升永无止境，本公司将竭诚为客户提供更优秀的产品！



MOS电路操作注意事项

静电在很多地方都会产生，采取下面的预防措施，可以有效防止 MOS 电路由于受静电放电的影响而引起的损坏：

- 1、操作人员要通过防静电腕带接地。
- 2、设备外壳必须接地。
- 3、装配过程中使用的工具必须接地。
- 4、必须采用导体包装或抗静电材料包装或运输。



+86-571-89966911



杭州市滨江区伟业路 1 号
高新软件园 9 号楼 701 室



[http:// www.relmon.com](http://www.relmon.com)